金泽大学联合研究团队实现突破，金刚石沟槽侧壁实现原子级平整

近日，日本产业技术综合研究所（AIST）与金泽大学的研究团队在金刚石半导体器件制造的关键工艺上取得重大突破。该团队成功开发出一种通过精确控制镍（Ni）薄膜热化学刻蚀温度，实现金刚石沟槽{111}侧壁原子级平整度的新技术，为解决制约金刚石在下一代高性能功率电子器件中应用的核心难题提供了关键解决方案。

该研究选用高压高温合成的单晶金刚石（100）衬底，通过光刻与蒸镀方法制备镍薄膜，并在湿氮环境中进行910°C至1000°C的温度梯度刻蚀实验。研究发现，温度是控制侧壁形貌的决定性因素。当刻蚀温度达到940°C及以上时，沟槽侧壁会形成亚微米级的宏观台阶；然而，当温度降低至930°C及以下时，这些宏观台阶完全消失，侧壁在扫描电子显微镜下呈现出连贯且平滑的{111}晶面。透射电子显微镜和扫描透射电子显微镜的进一步分析证实，在930°C条件下，侧壁不同深度区域均达到了纳米尺度的平整度，局部区域甚至实现了仅剩数个原子台阶的原子级表面。

针对低温条件下侧壁平整度显著提升的现象，研究团队结合第一性原理计算和刻蚀动力学分析揭示了其内在机理。计算结果表明，在较低温度下，金刚石{111}晶面上的台阶原子比平台原子更为活泼，其刻蚀活化能（1.12 eV）远低于平台原子（1.59 eV），因此台阶原子被优先刻蚀，使得表面倾向于自然“找平”。同时，刻蚀温度的降低导致整体刻蚀速率下降，这使得Ni/NiO薄膜与金刚石侧壁的接触时间显著增加，从而使侧壁能够经历更充分的晶向选择性“抛光”。这两种机制的协同作用，共同促成了930°C以下刻蚀条件能够获得接近原子级的平整表面。

这项技术突破对于推动金刚石半导体，特别是在沟槽型MOSFET器件中的应用具有重要意义。金刚石被誉为“终极半导体材料”，其禁带宽度高达5.5eV，热导率是硅的13倍，击穿场强和载流子迁移率也远超现有半导体材料，非常适合制造高频、高功率、耐高温的电子器件。在沟槽型MOSFET结构中，沟道迁移率和器件性能高度依赖于沟槽侧壁的界面质量。原子级平整的{111}侧壁能显著降低载流子散射，提升沟道质量，为开发下一代超低损耗的金刚石功率器件奠定坚实的工艺基础。

尽管金刚石半导体在材料生长、掺杂控制特别是N型掺杂、以及大尺寸晶圆制备等方面仍面临挑战，但此次在关键加工技术——原子级平整化方面取得的突破，无疑为金刚石半导体从实验室走向产业化应用清除了一个主要障碍。随着全球范围内对金刚石半导体研发的持续投入，这项“原子级抛光”技术有望在未来几年内加速金刚石在800V高压平台新能源汽车、轨道交通、航天电源以及高频通信等高端领域的应用进程。

*免责声明：

1.本微信公众平台所发表内容均会注明来源以及附上原文链接，版权归原出处所有（无法查证版权的或未注明出处的均来源于网络搜集）。转载内容（视频、音频、文章等）只以信息传播为目的，仅供参考，不代表本平台认同其观点和立场。如涉及版权/内容真实问题，请与本公众号联系，我们将在第一时间删除内容。

（本文来源：AI生成）